AMD und INTEL mit neuen technologien

[invalid]

Intel reduziert Leckströme der Caches, AMD die Leistungsaufnahme der CPUs

Intel reduziert Leckströme der Caches, AMD die Leistungsaufnahme der CPUs

Auf dem IEEE International Electron Devices Meeting (IEDM) diskutieren die Forschungsabteilungen der wichtigen Halbleiterfirmen dieser Tage wieder neue Verfahren. Auch die Themen der für Februar geplanten IEEE International Solid-State Circuits Conference (ISSCC) stehen bereits fest.
Anzeige

Intel überlegt anscheinend wieder einmal, die Leckströme ihrer Prozessoren mit Sleep-Transistoren zu begrenzen. Bei 65-Nanometer-Chips aus dem Ultra-Low-Power-Prozess könnten diese im Idle-Modus ganze SRAM-Zellen (Cache) von der Versorgungsspannung abtrennen. Das soll den Leckstrom um mehr als den Faktor 1000 reduzieren.

AMD und IBM wollen mit zwei neuen Fertigungstechniken rund um gestrecktes Silizium die Stromaufnahme ihrer 65-nm-Prozessoren senken. Strecken verändert die Gitterstruktur der Siliziumschichten und erhöht die Elektronenbeweglichkeit. Das kann unter Umständen den Stromhunger eines Chips senken.

Bei dem nun vorgestellten Verfahren namens "embedded silicon germanium" legt man rund um einen P-Transistor einen Graben an und füllt ihn mit Germanium. Durch die verschiedenen Gitterkonstanten der beiden Materialien streckt sich das Silizium. Desweiteren soll ein Stress-Memorization-Verfahren für NMOS-Transistoren vorgestellt werden. Da PMOS-Transistoren positiv geladene "Löcher" transportieren, möchte man bei ihnen die Atomdichte erhöhen (Stauchung). Bei NMOS-Transistoren, die negativ geladene Elektronen leiten, ist es genau umgekehrt (Streckung).

Bislang hatte AMD beim Thema "strained silicon" mit AmberWave zusammengearbeitet, die Kooperation aber mittlerweile auf Grund von Fertigungsproblemen gekündigt. Um diese Technologie ranken sich auch einige Patentstreitigkeiten.

MFG

 

[Bitnik]

Die Quellenangabe fehlt !!

Aber ich bin so nett und reiche sie nach. www.heise.de

Ansonsten finde ich es sehr sinnvoll an genau diesen Stellen anzufangen zu Optimieren denn weitergehen kann es so ja nicht. Den Leckströme aka Abwährmeerzeuger müssen einfach geschloßen werden um z.B. die Abwärme zu minimieren und die energieeffizents von CPU´s zu steigern.

Greetz BitNik

 

[invalid]

oh sorry

jo bin ich acuh der meinung, irgendwo muss die entwicklung weitergehen
un meiner meinung intel hat die wärmereduzeirung nötig! der intel 6xx von meinen kolegen ausm dell pc macht ma eben 60°! beim zoggen. gemessen mit sensor am kühler


MFg

 

[Compiler]

Die Quellenangabe fehlt !!

Aber ich bin so nett und reiche sie nach. www.heise.de

Ansonsten finde ich es sehr sinnvoll an genau diesen Stellen anzufangen zu Optimieren denn weitergehen kann es so ja nicht. Den Leckströme aka Abwährmeerzeuger müssen einfach geschloßen werden um z.B. die Abwärme zu minimieren und die energieeffizents von CPU´s zu steigern.

Greetz BitNik

Du hast es auf den Punkt gebracht, richtig.

Schade dass die beiden nicht zusammen arbeiten und die Chips gemeinsam optimieren. Aber Konkurenz belebt die Wirtschaft 😉


Compiler

 

[invalid]

hier auch was dazu

http://www.pcmasters.de/forum/ftopic3003.html#28191

 

[bolef2k]

Hi,

Intel hat das längst begriffen und gehandelt. Die neue Dual Cores werden den Yonah Kern nutzen und zwischen 20 und 30W TDP sein, selbst für Laptops ist das wenig und topt sogar AMD Single Prozessoren TDP, da muss sich AMD auch warm anziehen. Nicht längst hat die c't und heise schon von diesen Prozessoren berichtet. Mal sehen, was daraus wird und in wie weit das auf den Desktop bringen lässt.

Grüße,
Bolef2k

 

[invalid]

AMD und IBM gaben auf dem International Electron Devices Meeting (IEDM) stolz bekannt, beim bald genutzten 65-nm-Fertigungsprozess die Transistorleistung um satte 40% erhöht zu haben, ohne den Stromverbrauch zu steigern. Möglich wird dies, indem Embedded Silizium-Germanium (e-SiGe) mit Dual Stress Liner (DSL) und Stress Memorization Technology (SMT) auf SOI-Wafern (Silicon-On-Insulator) kombiniert wurde. Oder verständlicher: Es werden deutlich kürzere Signallaufzeiten erreicht. Die neue Technik wird bereits in den kommenden 65-nm-CPUs von AMD Ende 2006 zum Einsatz kommen.

Intel setzte dem Geschehen gestern teilweise einen drauf. Nach eigenen Angaben habe man einen Weg gefunden, die Transistorleistung sogar um 50% zu erhöhen und dabei die Verlustleistung auf ein Zehntel (verglichen mit alten Transistoren) zu reduzieren. Möglich soll dies laut Planet3DNow durch die Nutzung von Enhancement Mode Transistoren auf Indiumantimonid-(InSb)-Basis sein. Der Haken dabei ist, dass man noch lange nicht die Serienreife erwarten kann. P3DNow spekuliert auf eine Markteinführung dieser Technik nicht vor 2010. Dennoch hat man in Sachen 65 nm einen Vorsprung zu AMD: Intel bringt bereits Anfang 2006 neue CPUs mit diesem Fertigungsverfahren.

pcgh von P3DNow.de