Nachdem AMD vor einigen Wochen die Magny Cours Plattform, welche 12 Kerne pro Sockel ermöglicht, offiziell bestätigt hat, zeigen die Forschungslabore des Chipriesen <link http:>Intel heute einen Entwicklungsprozessor, der 48 einzelne Kerne auf einem Stück Silizium vereint. Der Chip, welcher im 45 nm High-K Metal Gate Verfahren gefertigt wird, basiert auf einer flexiblen, frei programmierbaren Architektur, die Leistung und Effizienz in einem Vereinigen soll.

 

So erreicht der etwa Briefmarken große Prozessor sparsame 25 Watt im Leerlauf, unter Volllast soll er mit 125 Watt etwa dem entsprechen, was heute High-End Prozessoren verbrauchen. Möglich werden solch große Einsparungen zum einen durch ein höchst effektives Powermanagment, welches in der Lage ist, neben der bestmöglichen Lastverteilung auch die Taktrate und Versorgungsspannung für jeden Kern einzeln anzupassen.

 

 

Um die Kommunikation der Kerne untereinander sowie mit der Außenwelt zu gewährleisten, wurde ein spezieller Kommunikationskanal entwickelt, über den alle Kerne untereinander Daten austauschen können, um so die anstehenden Berechnungen bestmöglich auf die vorhandenen Ressourcen zu verteilen. Dieser Backbone soll das Rückgrat für die kommende Servergeneration bilden, können hier die Daten ohne Umwege über Netzwerkperipherie direkt mit den anderen Kernen ausgetauscht werden.

 

Nun könnte man sagen, dass es aktuell kaum bis keine Software zur Verfügung steht, um 48 Kerne effektiv zu nutzten, und da müssen auch Intel und die Partner HP sowie Yahoo passen. So wollen sie nun zusammen unter dem Namen "Hadoop" ein neues Java Framework entwickeln, um die große Anzahl der Kerne nutzten zu können. Die Züricher ETH soll schon nächstes Jahr erste Testchips erhalten, um die Entwicklung von Software, die die Stärken der Multi- und Many-Core Systeme ausnutzen kann, einen großen Schritt in die richtige Richtung zu bringen.

 

 

Um ein wenig über die vielversprechende Technik zu spekulieren:

Wenn man 48 Kerne mit einer maximalen Leistungsaufnahme von 125 Watt betreibt, so bleiben pro Kern gerade einmal 2,6 Watt übrig. Zieht man nun die Einheiten der Kommunikation sowie den Speicherkontroller ab, bleiben noch etwa 2 Watt pro Kern übrig, was die Leistungsfähigkeit in ein ganz anderes Licht rückt. Zudem sollte man beachten, dass man mit flexiblen, frei programmierbaren Recheneinheiten wirbt, welche ziemliche Ähnlichkeiten zur angekündigten Larrabee Architektur haben. Auch die Leistungsaufnahme würde eher zu einem Grafikchip als zu einem Zukunftsprozessor passen. Sollte dieses Stück Silizium der erste lauffähige Larrabee Test sein?

 

Quelle:Pressemitteilung